⑪特許出願公開

② 公 開 特 許 公 報(A) 平2-1669

®int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)1月5日

H 04 L 12/56

7830 - 5KH 04 L 11/20 8226-5K

102 ĒЖ

H 04 Q 11/04

審査請求 未請求 請求項の数 17 (全16頁)

スイツチングシステム及びその構成方法 60発明の名称

> 顧 昭63-102512 创特

頤 昭63(1988) 4月27日 忽出

⑩昭62(1987)7月15日30日本(JP)30特願 昭62-174603 優先権主張

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 明 730発 者

所戸塚工場内

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 @発 明者 概 兼 市 大

所戸塚工場内

. 37 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 @発 明 郷

所戸塚工場内

株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 の出 顔 人

弁理士 小川 外1名 四代 理 人 勝男

最終頁に続く

細

発明の名称

スイッチングシステム及びその構成方法

蜂腔類求の節用:

L·ヘッダ部と情報部から成る固定長のセルを用: いて、複数の入ハイウェイと複数の出ハイウェ・ イ間で通信情報を終へっず部に含まれる情報に、 新づき交換するスイッチングシステムであって**。** 複数の入ハイウェイを時分割多重し、到着した セルをメモリ手段に沓込み、これを適当な順序。 で統み出し、多重分離し、複数の出ハイウェイ に振り分けることによってスイッチング動作お よびパッファリング動作を行うスイッチングシ ステムにおいて、前記メモリ手段の空をアドレ スを格納しておく第2のメモリ手段と、該第2 のメモリ手段に格納された空きプドレス情報に 応じて前紀メモリ手段への書込みおよび統出し を制御する手段とを設けたことを特徴とするス イッチングシステム。

- ヘッダ郎と情報部から収る固定長のセルを用。

いて、複数の入へイウェイと複数の出ハイウェ イ間で通信情報を放ヘッダ部に含まれる情報に 殆づき交換するスイッチングシステムであって♪ 復数の入ハイウェイを時分割多度し、到着した・ セルをパッファメモリ(以下メインパッファと 称する)に考込み、これを適当な順序で読み出 し、多度分離し、複数の出ハイウェイに振り分 けることによってスイッチング動作およびパッ ファリング動作を行うスイッチングシステムに おいてこメインバッファの空きアドレスを絡納」 しておくFIFO(First In First Out)パップ ァ(アイドルアドレス FIFO と称する)と、出 ハイウェイ対応に、メインパッファへの群込み および統出しを制御する手段とを設け、メイン パッファへのセルの各込み時には、上記アイド ルアドレスFIFOパッファのデーメ出力から空 アドレスを取り出し、メインバッファからのセ ル號出時には、競出しが終ったアドレスを上記 アイドルアドレス FIFO パッファのデータ入力 へ戻す風を特徴とするスイッチングシステム。

る 請求項2において、

上記制御手段は登込みが行なわれたメインパフステのアドレスをそのセルの宛先出ハイウェイ別に管理する機能を有し、出力したい任意の出ハイウェイ宛のセルを読み出す事を特徴とするスイフテングシステム。

4. 損求項2において、

上記メインパッファはランダム入力及びランダム出力が可能なメモリを用いた事を特徴とす。 るスイッチングシステム。

精求項2記数のスイッチングシステムであって。

出ハイウェイ毎に対応した2種類のレジスタの明(番込みレジスタおよび説出しレジスタ)を出ハイウェイの数と同数だけ上記問題手段内に設け、アイドルアドレスFIFOのデータ出力を、それぞれの番込みレジスタの入力端子はよびメインバッファのデータ入力端子に接続した記複数の番込みレジスタの出力端子は、到着セルの発先出ハイウェイ番号を選択入力とする

グおよび宛先出ハイウェイ毎のチェイン形式の ペッファリングを行う事を特徴とするスイッチ ングシステム。

4. 請求項 2 記載のスイッチングシステムであって、

到滑するセルには取扱い条件を区別するクラスが付与してあり、クラスによってスイッチが 保証するセルの緊集率が異なるスイッチングシステムにおいて、

アップダウンカウンタを設け、ある特定のクラスのセルをメインパッファに番込んだ時は故アップダウンカウンタをカウントダウンし、統出した時はカウントアップし、故アップダウンカウンタ値が零になった事を検出した場合は該クラスのセルのメインバッファへの普込みを禁止し、セルを廃棄する事を特徴とするスイッチングンステム。

請求項5配数のスイッチングシステムであって、

到着するセル化は取扱い条件を区別するクラ

セレクタを介してメインパッファの書込み下ドレス端子に接続し、メインパッファへのセルを 込み時には、到暦したセル自体と、改者したとの が発と同じ宛先を持つセルが到帝したとき そのセルを登込むべきアドレス(次アドレス) とを組としてメインパッファの同一アドレスに となみ、更に、 飲次アドレスにより上記セルの 宛先となる出ハイウェイに対応する登込みレジスタを更新し、

スが付与してあり、クラスによってスイッチが 保証するセルのパッファリングによる選延時間 が異なるスイッチングシステムにおいて、

- B. 請求項 2 配数のソインバッファとアイドルア ドレス FIFU とを同一チップ内に搭載したこと を特徴とするスイッチングシステム用回路部品
- ? ・請求項2記収のメインバッファとアイドルア

ドレスFIPO と制御手段とを同一チップ内に搭 破したことを特徴とするスイッチングシステム 用回路 部品。

10. 翻求項 2 記載のスイッチングシステムであって、

出ハイウェイの紋と同数のFIFOパッファ
(アドレスFIFOと称する)を設け、メインパッファの空きアドレスを格納しておくアイドルアドレスFIFOでれぞれの入力強子お記び、メインパッファの帯込みアドレス及力に避免し、紋破数のアドレスFIFOの出力ペ子は劉御カウンダ出力を連択入力とするセレクダを介して、メインパッファの統出しアドレス強子、および、アイドルアドレスFIFOパッファのデータ入力に接続した事を特徴とするスイッテングシステム。

11. 請求項 1 0 記敬のスイッチングシステムであって、

到着するセルには取扱い条件を区別するクラ

スイッチの入刀端子それぞれへ接続し、上記へッダ脳助型時間スイッチとして請求項 5 記載のスイッチングシステムを用いる事を特徴とするスイッチングシステムの構成方法。

15. ヘッダ部と情報部から成る固定長のセルを用いて、複数の入ハイウェイと複数の出ハイウェイ間で適信情報を交換するスイッチングシステムであって、

人ハイゥェイそれぞれに対応してセルの時間 的順序をヘッダ情報に基づいて入れ換えるヘッ が駆動型時间スイッチを設け、その出力それぞ れを1つのヘッダ情報に基づいてセルをハイウ コイ間で空間的に入れ換えるヘッダ駆動型空間 スイッチの入力端子それぞれへ接続し、上配ヘ ッダ駆動型時間スイッチとして請求項10配数 のスイッチングシステムを用いるずを特徴とす るスイッチングシステムの構成方法。

14. 任意の数の人端子と、任意の数の出端子との間で通信情報を交換する、単位スイッチを複数個多段に接続して構成する5段リンク通話路ス

スが付与してあり、クラスによってスイッチが 保証するセルのバッファリングによる遅延時間 が異なるスイッチングシステムにおいて、

アドレスFIFUを1つの出ハイウェイに対してクラスの数だけの複数数け、セルのメインパッファへの審込み時には、該セルに付与されたクラスに基づいて使用するアドレスFIFOを逮択する手段と、説出し時には、遅延時間に対する条件がより厳しいクラスのアドレスFIFOを選択して説出しアドレスを出力する手段を有することを特徴とするスイッチングシステム。

12 ヘッダ郎と情報即から成る固定長のセルを用いて、複数の入へイウェイと複数の出ハイウェイと複数の出ハイウェイ間で通信情報を交換するスイッチングシステムであって、

入ハイウェイそれぞれに対応してセルの時間 的順序をヘッダ情報に基づいて入れ換えるヘッ が脳動型時間スイッチを設け、その出力それぞ れを1つのヘッダ情報に基づいてセルをハイウ ニイ間で空間的に入れ換えるヘッダ駆動型空間

イッチにおいて、初段を構成する各単位スイッチ(1 次スイッチ)の入回線数を整数版の出を 整数を整数で、入回線を開放し、一つのでは、1 に x とし、中間段を構成する各単位スイッチ (2 次スイッチ)の入回線数では、出口の に整数に、入回線を構成を整数で、出口の に整し、最終段を構成する各単位スイッチを を放出し、最終段を構成する各単位スイッチの ななが、入回線速度と出回線速度の比を x : 1 とし、1 次スイッチを k 個 周 い 2 次スイッチを k 個 周 い 2 次スイッチを k 個 周 い 2 次スイッチを k 個 ポッチを c の に 本 の 出回線を 各 2 次スイッチを k 個 ポッチ で の 出回線を 各 2 次スイッチを k の 出回線を 各 3 次スイッチを k の 出回線を 各 3 次スイッチの k 本 の 出回線を そ 3 次スイッチの よ 2 次スイッチの k 本 の 出回線を そ 3 次スイッチの k 本 の 出回線を そ 3 次スイッチの k 本 の 出回線を f で まつ に x 2 x { [(m-1)/(x-1)]-1 } + 1

(記号:「・」は。以上の母小の般数を表わす。) なる関係を測たす場を特徴とする多段適話路ス イッチ。

15. 上記通信情報を、ヘッグ部と情報形から収るパケットを用いし該パケットのヘッダ部に含ま

れる情報を参照して交換を行うことを特徴とす る請求項14記載の多段通話路スイッチ。

- 16 請求項14配数の多段適話路スイッチにおいて、r=2m-3、x=2 としたことを特徴とする 多段通話路スイッチ。
- 17. 請求項 1 4 記載の多段適話路スイッチにおいて、r=m-2、x=5 としたことを特徴とする多段通話路スイッチ。
- 3. 発明の辞細な説明

〔産薬上の利用分野〕

本発明は、ルーティングのためのヘッダを有する固定技セルを用いて音声、データ等の時分割多項通信情報を交換するスイッチングシステムに保り、 好に音声等の回避交換情報とデータ等のバースト交換情報を統合して交換するのに好適なスイッチングシステムに向する。

〔従来の技術〕

典形的な d 話 音 声 の ビット 選 度 (6 4 K b / s) の みならず、 低 選 (数 1 0 0 b / s) データからビデオ 信号 (数 M b / s) まで の、 便々 なビット 選 度、 限

的に発生するデータを送るパースト交換モードの2つのモードを扱う事が出来るように、スイッチングのためのメモリと、待ち合わせのためのパッファメモリが設けられている。回想交換モード用セルは、実時間性を保証するためにパッファメモリを介さず、優先して取り扱い、一方パースト交換モード用セルは、パッファメモリで待ち合わせ、メイムスロットに空きがある時に処理される。

他の例として、特別的 5 9 - 1 3 5 9 9 4 4 号公報に示される「TDM スイッチングシステム」が挙げられる。本例では、回線交換モードとパースト交換モードの 2 種類の性質を持つた通信を扱うといれませばないが、固定及を加をしてが、固定及を配けていないが、固定及を配けている。その際に、セルの待ち出ととのようでは同一のパッファメモリを用いる。特別するために、ヘッダによって知るとのである。そのセルの死先別に格納しておく待ち行列手段が設けられている。

々な性質(パースト性、奥時間性等)を持った通信を統合して取り扱い得る、柔軟かつ経底的なスイッチングシステムが求められている。

このような要求に対して、ルーティングのため の情報を含んだヘッダを持つ固定長のセルを用い て、全ての情報を面一的にスイッテングする方法 が、1つの有望な祭である。例えば、本出賦人に より既に投業されている、論文「電子情報通信学 会創立70周年記念以合全国大会(昭和62年) 交換部門 1832 『回駅ノバケット統合通話路の機 射上」に示されているスイッチングシステムは、 その1つである。本例では、全ての通信假報を、 セルと呼ばれる固定長プロックを用いて転送する。 そのスイッチングに当っては、ヘッダ駆動説の空 間スイッチを基本とし、同一宛先を持つ複数のセ ルが空間スイッテ内で衝尖するのを避けるため、 入ハイウェイ毎に時間スイッチ徴能を設けた解説 をとっている。更にその時間スイッチ根能には、 電話 音声のように実時間性が畏求される回級交換 モードと、遊戯はある程度許されるが、パースト

[発明が解決しようとする繰組]

固定長セルを用いてスイッチングを行なう場合、 各セルの梵先が必才しる平均的に分布していない ため、同一宛先へ向けたセルが一時的に集中し、 輻輳状態となったり、メモリのオーバフロー化よ りセルが消失してしまう事が起こり得る。上記の. 最初に挙げた、本出額人による論文では、解験状 顔回避のため待ち合わせのためのパッファメモリ を、各宛先出へイウェイ別に設けている。このパ フファメモリは、セル全体を格納するもので_{いか} つ、オーバーフローしないだけ多数のセルを格納 できるものである必要があり、しかも、宛先毎に 個別に数けなければならない。従うて、この構成 では、大量のメモリを必要とするという問題があ る。一万、2毎目の例に挙げたスイッチングシス ナム(特開出59-135994号)では、パッファ メモリは全入ハイウェイに対し1つであり、バッ ファメモリのアドレスだけを配慮する待ち行列手 段がセルの宛先別に複数設けられている。この構 取では、比較的少ないメモリ値で各セルの宛先の

見りは吸収され得る。しかしながら、パッファメ モリの書き込みプドレスは周期的に用いられるた カ、論理的にはパッファメモリは各領先対応に固 足的に分割されているのと同等であり、ある得ち テ列の待ちが一定量を認えると、銃み出されてい ないセルがまだ残っているにもかかわらず、同一 り替込みプドレスが使われ、パッファメモリの上 背色が起こる。このとき上書きされたセルは所失 してしまうという問題がある。

本 発明の目的は、上記従来例の問題点を解決し、 メモリの大量使用をなくし、かつバッファメモリ の上冊をによってブロックが高失しないスイッチ ングシステムを提供することにある。

(課題を解決するための手段)

上記目的を選成するために、複数の入ハイウェイ(以下では単に入級と称する)を時分割多取し、 到層したセルをパップァメモリ(以下メインパッファと称する)に書込み、これを適当な順序で既 み出し、多重分離し、複数の出ハイウェイ(以下では単に出級と称する)に低り分けることによっ

の容性は変わらない。

また、セルを配み出すまでは、そのセルが格納されているアドレスはアイドルアドレスFIFOに戻らないので、同一アドレスにセルが上書きされて、そこに格納されていたセルが消失してしまう事はない。

(实施例)

 て交換的作を行うスイッチングンステムにおいて、メインバッファの空きアドレスを格納しておく FIFO(First In First Out)パッファ(アイドルアドレスFIFOと称する)と、使用中アドレスを出版対応に管理する手段を設け、メインパッファへのセルの違込み時には、上記アイドルアドレスFIFOパッファのデータ出力から空アドレスを収り出し、メインパッファからのセルの説出し時には、鋭み出しが終ったアドレスを上記アイドルアドレスドIFOパッファのデータ入力へ戻す、アイドルアドレスチェインを持つようにした。

(作用)

セルが到滑し、これをメインバッファに事を込む原には、そのセルの宛先出線に関係なく、1つのアイドルアドレスFIFUから空きアドレスを得るだめ、メインバッファに空きがある凝りメインバッファ内のどの鎖域でもセルを審を込む事ができる。到着するセルの宛先が存足の出級へ偏っていたとしても、その分は他の宛先へのセルが成少しているはずなので、必要となるメインバッファ

105の群込みイネーブル入力(WR)へ接続さ れ、出榜番号部分はアドレスポインタ104の宛 先出級衛号入力(DB8T) に接続される。ヘッダ 変換テープル102のデータ入力(DI)と非込 みアドレス (W A) は、図示していない制御系化 接続されている。アイドルアドレスFIF0103 のデータ出力(DO)はメインパッファ105の データ入力(DI)とアドレスポインタ104の 次書込みアドレス入力 (NWAD) へ接続され、空 き表示出力(BPTY) は A N D ゲート 1 0 9 を介 しメインパッファ105の街込みイネーブル入力 (WE)へ接続される。アドレスポインタ104 の普込みずドレス出力(WAD)はメインバッファ 105の供込みアドレス入力(WA)へ接続され 獣出しアドレス出力(RAD)は、セレクメ110 を介してメインパッファ105の統出しアドレス 出力(RA)とアイドルアドレスFIFU103 の データ入力(DI)に接続される。メインパップ ァ105のデータ出力(DV)のうち、 久航 出し アドレスに相当する 部分はアドレスポインタ104

の広航出してドレス入力(NRAD)へ接続され、それ以外の部分、固ちセル本体に相当する部分は、並區列変換多度分離器106を介し、各出級へ分離される。制御カウンタ107の出力はアドレスポインタ104の級出しカウンタ入力(RACNT)へ接続される。空アドレスレジスタ111はセレクタ110の入力へ接続される。アドレスポインタ104のキュー大照表示出力(STS)はセレクタ110の選択人力と、アイドルアドレスドIFO103の強込みイネーブル入力(WE)へ接続されている。

まず、メインパックァへのセルの普込み動作を 説明する。

各人級から到滑したセルは、直並列変換多直流 101で並列変換し、セルを133ずつ遅の取扱う ことを容易にする。人場から到着するセルの構造 の例は、単2341に、直並列変換多直の設定図は 出432で示してある。直並列変換多直路は、一般 にパレルシフタと呼ばれる公知の回路を用いて網 取できる。第2341に示すように、セルのヘッタ

次に観出し動作を説明する。セルの観出しは、 制即カウンタ101が発生する数に応じてアドレ スポインタ104から読出しアドレスを得て、こ れをメインパッファの統出アドレスとすることで セルを観出す。制御カウンメの領は、出級番号に 対応する。則ち各出級毎に顧益に1つずつセルが **読出されるわけである。銃出しアドレスとして使** 用したアドレスは、アイドルアドレスFIFO105 のデータ入力(DI)へ送られ、再度書込みアドレ スとして用いられる。尚、ある出級に宛てたセル が、メインパッファ内に1つも存在しないときは。 キュー状態表示出力(STS)が出力され、セレク タ110によって、メインパッファ105の競出 しアドレスとして、空セルアドレスレジスタ111 **化格納されているアドレスが選択される。 蔵アド** レスに相当するメインパッファの内容は常に空き セルとしてある。

アイドルアドレスドLFUのデータ出力は、セルと一緒にメインバッファ内に格納する。これはそのセルの短先出級と同じ宛先の、次のセルの格納

には論理チャネル番号が称いてあり、この番号でヘッダ変換テーブル102にアクセスすることでそのセルの出離餌での新しい論理チャネル番号、セルが空きか使用されているかの情報は、呼吸定時に制配系からのアクセスでテーブル内に書き込まれる。第2図似にヘッダ変換テーブル102の出力の例を示す。

セルの宛先出旗書号はアドレスポインタ104 へ入力され、これに応じて適当な普込みアドレス が得られる。被書込みアドレスは、アイドルアド レスFIFU103から予め入力されたものである。 跛野込みアドレスを用いてセルはメインパッファ 105へ音込まれる。尚、セルが望きセルである 母台、もしくはアイドルアドレスFIFUが空きで ある場合(即ちメインパッファに望きが無い場合 は、ANDゲート109の出力が上となるためメ インパッファ105 Kは普込みは行れず、また、 アイドルアドレスFIFUの説出しクロック(RCK、 もしとなり、空アドレスの出力も行われない。

アドレスを示すためである。詳しい動作は据る図を用いて次に述べる。尚、メインバッファ内のセル根途を奪る図はに示す。

次に貫る図を用いて、アドレスポインタ104 の構成と動作を説明する。出根番号入力(DEST) は、出級番号デコーダ301の入力と普込みアド レスセレクメ308の選択入力に接続される。出 級番号デコーダ 3 0·1 のm 本のデコード出力は、 それぞれm個の書込みレジスタ(WH_{1~m})302~ 303のクロック入力に接続される。外部のアイドル アドレスFIFOから入力される仄智込みアドレス (NWAD) は各書込みレジスタの入力に接続され 各書込みレジスタの出力は書込みアドレスセレク メる08を介して、沓込みアドレス出力(WAD) となる。一方、制御カウンメ入力(RACNT)はデ コーダる11と脱出しアドレスセレクタ3090 選択入力に接続され、デコーダる「1のm本のデ コード出力は、それぞれm個の統出しレジスタ (RK_{1~m})304~305 のクロック入刀として、 ゲートを介して接続される。外部からの次胱出フ ドレス入力 (NRAD) は、各統出しレジスタの入力に接続され、各統出しレジスタ出力は既出してドレスセレクタ 3 0 9 を介して統出アドレス(RAD) となる。不一致検出器 3 0 6~3 0 7 はそれぞれ対応する 書込みレジスタと統出しレジスタの出力を入力とし、そのそれぞれの出力は不一致情報セレクタ 3 1 0 を介して、キュー状態表示出力 (STS)となる。また、不一致検出器の出力は上記ゲートの一方の入力にも接続される。

出級番号入力(DSST)によりm個の書込みレジスタの出力のうち、その出級番号に相当するものを書込みアドレスセレクタ308で選択し、各込みアドレス出力(WAD)とする。このとき、、向に出級番号デコーダ301のデコード出力により、たいにおけるものである(NWAD)を指している。従って、更新面向でのNWADの値は、この時では、このを表している。そのため、このNWADのの形込みアドレスに相当する。そのため、このNWADのの形込みアドレスに相当する。そのため、このNWADのの形込みアドレスに相当する。そのため、このNWADのの形とのスティスに相当する。そのため、このNWADのの形とのである。そのため、このNWADのの形とのでは、このNWADのの形とのである。そのため、このNWADのの形とのである。そのため、このNWADののでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、このNWADのでは、NW

成る。 書込みカウンタ5 0 2 は、 書込みアドレス (WA)を出力するカウンタで、メモリ5 0 1 のアドレスの数だけカウントするリングカウンタで ある。 統出しカウンタ5 0 3 は、 統出しアドレス の数だけカウントするリングカウンタで アドレスの数だけカウントするリングカウンタで ある。 両カウンタの値が同一になった時はメモリが空になった状態であるから、これを一致検出器 5 0 4 で検出して空き出力(EPTY)を出す。以上のように、全体としては FIFO 機能を持つものである。

次に第6回を用いて他の実施例を説明する。 部6回に示すスイッチングシステムは、 基本的には第1回に示するのと同じ原理によるものであるが、 第1回のものに更に優先制御機構を付加してある。 第6回において第1回に示す構成要素と同一のものは同一の符号を付与してあり、 説明は省略する。 第1回との最も大きな相違は、 ナドレスポインタが複数ある点である。ここでは優先クラスとして3つのクラスがあると仮定する。それぞれクラス

A D の値をこの時番込みを行おりとしているセル と一緒にメインバッファに格納しておけは、この セルを読み出した時に、同じ出顔へ宛てたセルを 久に航み出す時は、どのアドレスから統み出せば 良いのかを知ることができる。セルの読出し時は、 制御カウンタの値を選択入力とする統出しアドレ スセレクタにより統出しレジスタ出力を選択し、 そのレジスタの保持値を統出しアドレス出力(R AD)として出力し、これを統出しアドレスとし て用いる。同時にデコーダ311の出力によって。 この時退択された統出しレジスタの保持値を更新 する。このときの銃出しレジスタの入力は、メイ ンパッファから読出される。上記昔込み時代セル と一緒に格納した次統出アドレスであるので、同 じ出級へ宛てた次のセルのアドレスを統出しレジ スタに保持させる事ができる。

那 5 図はアイドルアドレスFIFO 1 0 3 の構成を示す。アイドルアドレスFIFO 1 0 3 は、メモリ 5 0 1 、 各込みカウンタ (WCNT) 5 0 2 、統出しカウンタ (RCNT) 5 0 3 、一致検出器 5 0 4 から

1(C1)、クラス2(C2)、クラス3(C3)と称 する。

第6図のヘッダ変換テーブル102の出力には、 クラス投示が含まれている。クラス表示出力は、 クラスデコーダ (CDEC) 605 の入力と書込みり ラスセレクタ(WSEL)606の選択入力に接続さ れる。クラスデコーダ (CDEC) 605 の各デコー ド出力は、それぞれのクラスに対応するアドレス ポインタの毎込みアドレスイネーブル入力(WAEN) へ接続される。クラスデコーダ (CDEC) 605 の デコード出力のうち、C2出力はアップメウンカ ウンタも08の出力とANDをとってC2!とする。 クラスデューダ (CDEC) 6 0 5 の C1、C3 出力と C2' のOR出力をメインバッファ 105 の登込みイ オーブル (Wil) に接続する。各クラフに対応する アドレスポインタ、即ちアドレスポインタ(クラ ス1) 601、アドレスポインタ(クラス2) 602、 アドレスポインタ(クラス3) 603 の各キュー状 題表示出力(STS)は統出アクセス制御 604の人 力に接続される。統出アクセス制御の入力と出力

の関係は一例を示り図に示す。欧出アクセス制御 604の出力は既出クラスセレクタ (RSBL)607 とデコーダ(REDEC)609 の入力に接続される。 デコーダ(REDEC) 609 のデコード出力はそれ ぞれ対応するクラスのアドレスポインタの流出ア ドレスイネーブル入力(RAEN) に接続されると ともに、デコード出力のORがアイドルアドレス FIPOの要込みイネーブル入力(WE) に接続され る。 尚、 アップダウンカウンタ 608 はクラス2の · 統出アドレスイオーブル入力(RAEN) がアップ 入力、 C 2' がずウン入力である。ここで各クラス の定義は、クラス1が選延時間が小さく、セルの 扮失率も小さいもの、クラス2が選銭時間が小さ いが、モル紛失率はヤヤ大きいもの、クラスるが 選碼時間はヤヤ大きいがセル紛失率が小さいもの である。クラス2は紛失器が他のクラスよりやや 大きくても良いので、使用可能なメインパッファ の容量を制限する。具体的には、アップダウンカ ウンタ608に使用を許す容量をセル数換算でも ットする。アップダウンカウンタも08は、書込

れメインバッファの書込みアドレス(WA)として 用いられる。一方、競出しの場合は、先に述べた ように、硬出アクセス制御も04が、各クラスの 各出級対応の待ちキューの有無を監視して、待ち キューがあるものの中で最も優先確位の高いもの から出力するように側面する。具体的には、デコ ーダも09のデコード出力が、競出しを行うクラ スのアドレスポインタを指示し、沈出しクラスド レクメも07が、競出した銃出しアドレスとする。 択し、メインバッファの統出しアドレスとする。

次に、448図を用いて別の突起例を説明する。 第8図の構成は第1図のヘッダ変換テーブル102 が無いものである。この場合は、入線から到着する
といの構造が、第9図のようになっている。このような形式はスイッチの削設に人選供にヘッダ 変換テーブルを設ける 講成に適している。また、 後で述べる多数構成のスイッチを換をせずに、 的のスイッチでそれぞれヘッダ変換をせずに、 もって一括してヘッダ変換を行う事ができるとい

セルが到落するとヘッダ変換テーブル102の 出力によりそのセルが属するクラスが 厳別でき、 クラスデコーダ 605 によりそのクラスに対応す るアドレスポインタへ 登込みアドレスイネーブル 出力 (WABN) が出される。これに対してアドレ スポインタが出力した登込みアドレス出力 (WAD) は都込みクラスセレクタ (WS BL) 606 で取択さ

5 特徴がある。

間、ここまで述べた各実施例において、メインパッファとアイドルアドレスFIFO、または、メインパッファとアイドルアドレスFIFOとアドレスポインタを、集積回路化し、同一デップ上に搭載すれば、小形のスイッチが実現できるとともに、以下に述べる多段構成の実現も容易となる。

次に、第10回および第11回を用いて、多段 例成のスイッチ(多段通話銘スイッチ)の実施例 を説明する。まず、具体的な実施例の説明に先だ って、多段スイッチのノンブロック条件について 説明する。

従来、回療交換におけるノンブロックの多段適話的スイッチとしては、クロス形が良く知られている。(秋丸着「現代交換工学概論」オーム社 昭和54年PP・156~137 およびシー・クロス : ア スタディ オブ ノン ブロッキング ネ ットワークス、ペル システム テクニカル ジ ナーナル 調52巻割3号(1953年)(C.Clos :A Study of Non Blocking Networks, Bell System Technical Journal vol.32. No.3(1953))

クロス形多段スイッチは、1 次スイッチの入回 観改をm、出回級数をr、2 次スイッチの入回級 数、出回級数をともに k、3 次スイッチの入回級 数をr、出回級数をmとし、1 次スイッチを k 個が 2 次スイッチを r 個、3 次スイッチを k 個が 1 次スイッチの r 本の出回級を 2 次スイッチを k 1 ッケ 1 本ずつ、2 次スイッチの k 本の出回級を各なスイッチに スイッチに 1 本ずつ接続する多段スイッチ構成に おいて、r * 2 m - 1 (クロスの式)を 複たすよう に構成した 3 段のスイッチである。

尚、ここで含うノシブロックとは、スイッチの 入回線、出回線及方に空き容量が存在する場合に は、その間を接続するバスが必ず存在する、とい うことである。

上記クロス形スイッチは、単一の選度を持つ複数の呼を扱う場合にはノンブロックである。 ところが、それぞれの呼が任意の選度を持つ場合には、単位スイッチ間を結ぶリンクの使用効率が落ちるため、ノンブロックとはならない。それぞれの呼

りない容量を残して使われている状態(x −1+△) の△→0の感収値を示す。

従って、「(m-1)人(x-1)」は、リンク化空き容性はあるのに、入回線 1 回線分は収容できないという状態、即ち、各リンクが致も効率の悪い状態で使用されている状態でのリンクの本数を扱わしている。尚、記号 [◆] は ●以上の最小の整数を扱わす。ここから 1 本のリンクを除いた

「「(m-1)/(x-1)」-1|本のリンクがこのような状態であり、出回線側も入回線側と全く同様であるから、リンク本数が上記の2倍、

即ち、2×1「(m-1)/(x-1)」-1|本である時 新たに入回根1回線分はリンクに収容できず、更 にもう1本の収容可能リンクがあれば、即ち

したがって、リンク本数をrとしたとき、 r=2×1「(m-1)/(x-1)」-11+1を構たすな の速度が異なると、例えば、低速の呼がリンク容 なの一部を占有しているために、そのリンクには まだ容骸に空きがあるにもかかわらず、高速の呼 はそこへは入れないという、いわゆる虫喰い現象 が起こる。このため、リンクの使用効率が落ち、 上配のクロスの式を満たしていても、ブロックが 起きてしまう。

この問題は、多段スイッチのリンクを、空間的に増やす、つまりリンク本数を増やすだけでなく、時間的に増やす、つまりリンク速度を上げることにより解決される。具体的には、出入回線数とリンク数は、それぞれ前配と同じくm、 r とするが、出入回線の速度を 1 としたとき、リンクの速度は x 倍とし、 r ≥ 2 × ((m-1) / (x - 1) | -1 を満たすようなスイッチ構成とする。

上式で、右辺の(m-1)は、m本の入回線のうちの(m-1)本が使用中である状態を示す。一方、(x-1)は、リンク速度比xから、入回線速度比である1を引いたものであり、あるリンクがその速度のうちると入回線1回線分に微小性 ~ だけ足

らば、このスイッチはブロックすることがない。

 $r \ge 2 \times |\lceil (m-1)/(x-1) \rfloor - 1 \rceil + 1$ 化おいて、x-2、r=2m-3 化相当するもので、 等号が収立する。

各段の単位スイッチとしては、既に再1凶、再

6 図、第 8 図で説明したものや、 終 1 2 図、第16 図で説明するものが適用できる。

次に、第11図に多段通話路スイッチのもう1つの実施例を示す。第10図の実施例が、先に述べたノンブロック条件の式、

「22×1「(m-1)/(x-1)」-1 | + 1 において、 x-2、「-2m-3 の例であったのに対し、本例で はx-3、「-m-2 の例である。この場合も等号が 成立する。構成の考え方は、第10 図と同様であ る。各単位スイッチの構成も、具体的には第1の 実施例と同様であるので詳細な説明は省略する。

以上の実施例によれば、任意の通信選択を持つ 呼を・ノンブロックで交換できる多段スイッチが 必要最小限の存成にて実現できる。

次に第12図にて、単位スイッチに関する他の 実施例を説明する。第12図では、裸成安果はア ドレスドIFU群1201を除いては第1図と同じで あり、接続関係が若干異なる。第12図では、ア イドルアドレスFIFU103のデータ出力(DO)は、 そのままメインバッファ105の書込みアドレス

セレクタ(BPSBL)を介して、キュー状態表示出力(STS)となる。

本実施例では、セル書込み時はアイドルアドレスFIFOから空アドレスを取出し、これをそのままメインペッファの書込みアドレスとする。同時に該アドレスを、アドレスFIFO群 1201 の中のそのセルの宛先出殺者号に対応する FIFO ペッファに香込む。銃出し時は、各 FIFO ペッファから 版にアドレスを取出し、これを銃出しアドレスとしてメインペッファからセルを銃出す。 FIFO ペッファが空の時は EP 出力が出される。

本標成では、出腺当りのパッファ可能セル数が アドレスFIFO群の中のFIFOパッファの容量で 制限されてしまうが、この容量を充分大きめにと っておけば、全体としては本裸成は簡単な裸成で ある。

第14図はスイッチ規模の拡張の一実施例である。ヘッダ駆動形時間スイッチ 1401~1402 と ヘッダ駆動形空間スイッチ 1403 から取り、入線 に対応してヘッダ駆動形時間スイッチ 1401~

出級番号入力(DEST) は出級番号デコーダ (WDEC) 1301 化接続され、そのm本のデコー ド出力はそれぞれm 何の PIFO バッファ 1303~ 1304の審込み信号(WCK)入力に接続される。 FIFOパッファ1505~1504のデータ入力は、 再12図のアイドルアドレス FIFUのデータ出力 である。 FIPO パッファ 1303~1304 のデータ 出力は観出アドレスセレクタ 1305 を介して統出 アドレス出力(RAD)となる。統出アドレスセレ ク タ 1305 は 割 御 カ ク ン タ 入 力 (RACNT)を選択 入力とする。制御カウンメ入力(RACNT)は更に 就出順序デコーダ 1302 の入力と空状期セレクタ (EPSEL) 1506の選択入力に接続される。統出 順序 デコーダ 1302 のデコード出力は各 FIFO バ ッファの統出し信号(HCK)入力に接続される。 各PIFOバッファの空を状態信号(EP)は空状態

1402を設け、その各出力をヘッダ駆動形空間スイッチの入力とする。

ここで、ヘッダ駆動形時間スイッチというのは、 ヘッダ情報に基づいてセルの時間原序を入れ換え るもので、具体的には、既に述べた旗1回、餌6 図、第8図、第12図等のスイッチングシステム が適用できる(但し、多重、多重分離部を除いた もの)。これらの既に述べたスイッチングシステ ムでは、セルの就出しは制御カウンタの値に基づ いて行う。そこで、第14図のm個のヘッダ駆動 形時間スイッチの制御カウンタの値が常に全て異 なるようにしておけは(例えば1つずつずらして おけば)、同時に説出されたゼルは全てその宛先 出級番号が異なる。従って、ヘッダ駆動形空間ス イッチ1403では、同時に入力したセルの宛先が 问じであるための貨奥が起こらない。このため、 ヘッダ駆動形空間スイッチは第15図に示すよう な簡単な構成で良い。第15図では、各出入級に 対応してダイミング回路 1501~150m、 セレク ダ1511~151n 、 選択アドレス発生 邸 1521~

152nを設け、各人級のヘッタ情報に相当する部分はそれぞれ全人級分を選択アドレス発生部に接続し、各人級のヘッダ以外の部分はタイミング回路を介して各出級対応のセレクタそれぞれへを接てる。同時に入力したセルの宛先は全て異なるので、各選択アドレス発生部には、自分のところに相当する宛先を持つたヘッダ情報が果た人級に相当する選択アドレスを発生すればセレクタにより宛先通りの選択がなされ、全体としては空間スイッチ動作を行った単になる。

部16図は第12図の構成に使先制御根標を付加したものである。ヘッダ変換テーブル102のデータ出力にクラス表示出力があり、これがアドレスFIFO群1601のクラス入力(CLS)に接続される。

項17 図は後先制御機能付きアドレスFIFO 併の存取である。 再13 図と同様な部分の説明は省略する。 本実施例では、読出順序に優先、非優先の2クラスを設けている。そこで、各出融対応に

用できる。

[発明の効果]

本発明によれば、メインパッファからせんが 出される解に新たなせんが替込まれることによる せんの前失が生じない。また、全ての出線に対し でメインパッファの全領域が共通に使えるので、 特定の出線へのせんの宛先の偏りが生じても、メ モリ容量を効率良く使える。従ってせんの魔条が 起きにくい。このことは特に、瞬時的に同一宛光 のせんが集中して到者する、パースト性の強い造 信を扱う際に効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例の設能ブロック図、 第2図は第1図の実施例で用いるセルの構造の説明の、第3図は第1図のアドレスポインタの評価 機能ブロック図、親4図は第1図の直並列変換多 直着の動作説明図、第5図は第1図のアイドルア ドレスFIFUの評価機能ブロック図、第6図は不 発明の一実紀例の機能ブロック図、第7図は第6 図の録出アクセス制御の論理の説明図、第8図は 2 つずつのFIFUパッファ(例えば1702と1704)を設けている。 PIFOパッファの登込み信号入力(WCK)は出級番号デコーダ1301のデコード出力と、クラス情報デコーダ1701のデコード出力のAND条件をとっている。また観出し信号入力(BCK)は観出し頃序デコーダ(302のデコード出力と各FIFOの空状感表示出力(EP)とのANDをとっている。この格成によれば、セルの野野とつない。 なるチドロパッファへ格納され、セルの観出し時には、統出し世先間のFIFO(例えば1704)が発力になると始めてもう一方のFIFO(例えば1704)が統み出される。


本実施的は基低時間に関する世先度を2クラス 設けて説明したが、更にFIFUパッファをクラス 毎に増やして、多数のクラスに対応する事が出来 る。また、FIFUパッファの各種を制御すること によって、份失率の進いによるクラス分けにも33


101… 直並列変換多重器、102… ヘッダ変換テーブル、105… アイドルアドレスFIFO、104… アドレスポインタ、105… メインパッファ、104… 並直列変換多重分離器、107… 別御カウンタ、302… 哲込みレジスタ、304… 就出レジスタ、306… 不一致彼出器、308… 哲込みアドレスセレクタ、309… 脱出しアドレスセレクタ、604… 観出アクセス制御、1201… アドレスFIFO群、1303…FIFOパッファ。


代理人弁理士 小 川 勝


特閒平2-1669 (12)













弟 1 図

入力			d -5	(
Q1	82	Q3	出力	(選択25ス)
1	×	×	00	(C1)
0	1	X	01	(C2)
0	0	1	10	(c3)
0	0	0	11	(71FL)


第9図


/					
空/優先 北 隸 伊那 232 谷 号	呼識別子				








1011 --- 単位スイッチ(1 次スイッチ) 1021 --- 単位スイッチ(2 次スイッチ) 1031 --- 単位スイッチ(3 次スイッチ)

















第1頁の続き

⑤Int.Cl.³

識別記号

庁内整理番号

H 04 Q 11/04

優先権主張 匈昭62(1987)10月9日匈日本(JP)⑩特願 昭62-253661

@昭62(1987)11月11日 日本(JP) 動特願 昭62-283249

@発 明 者 森 誠 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

@発 明 者 堀 木 晃 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

@発 明 者 加 薜 孝 雄 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

@発 明 者 桑 原 弘 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内